EDA流程学习 - DRC/LVS/RCX Runset开发培训课程（DRC部分）

有一个工具：scout，用来检查 DRC Code 是否书写正确。

最小宽度及最大宽度检查

根据单层与双层命令，可分为 5 类检查：

A cut B：表示 A 有一部分和 B 重合，但不全部与 B 重合。
这个表示并不对称，下图中打勾的部分符合B cut A：

Enclosed Area：空心的洞或者环的面积。

Parallel Run Length：两个图形相互投影，得到的重合长度。

两个例子：

规则有一些隐含含义：

规则描述	值	隐含含义	对应规则中的写法
Min width of a SN region	0.310	1. 如果图形中有锐角图形要报错 2. 如果图形中有点对点的奇异图形要报错 3. 在 SRAM 的区域 SN 的宽度可以比 0.31 微米小，因此要忽略 SRAM 区域	1. 加`ABUT<90` 2. 加`SINGULAR` 3. 加`X not inside EXCL`

Layer 定义的解释：

规则描述	值	隐含含义
Min clearance from a SN region to a P+ active TO region (inside TB)	0.180	1. 如果图形中有锐角图形要报错 2. 如果图形中有点对点的奇异图形要报错 3. 如果距离=0，不报错 4. 在 SRAM 的区域距离可以比 0.18 微米小

常识：SN 与 SP 可以相互 touch 在一起。

rule {
    x = SIZE contact by 9 STEP 0.02 INSIDE of poly
    y = AND poly x
    ENCLOSE poly y > 1
}

上述代码的含义是：

等价理解就是 contact 的密度要足够大，大到每 18um 至少有一个，才能在这种放大后练成一片。
使用INSIDE of poly是为了不让一个检验影响到另一个 poly。
使用STEP 0.02是因为该值要小于 poly 的间距 0.05 的一半。

一般情况下，所有的间距检查选项都不需要 Measure all 的选项，但是 DN 和 TB 在工艺上比较特殊，所以要写。

一般情况下，Enclosure 命令不需要加 Outside Also 的选项，但是针对 Metal 与 Via 的 Enclosure 需要添加。

金属线末端的 Via 会被要求其 Enclosure 更大一些。
检测方法是找到所有 Via 离 Metal 最近的边，这些边中如果有某个 Via 选出的边存在交点，则说明这个 Via 在 Metal 的 EndOfLine。

三种距离：

ABUT >0<90的含义：不能 touch，不能斜着伸出。

Hierarchical 处理可以让同样的 cell 只被检查一遍。有两种方法：

提升法：只把有可能产生违例的图形提升到顶层，再进行检测。（例如距离某个层多少以内的图形）
- 优点：实现简单，容易理解
- 缺点：可能出现很多重复运算
投影法：把顶层单元的图形往下压。
- 优点：最大程度减少复杂运算，效率高
- 缺点：实现复杂，需要用到特殊结构来记录上下层关系（ILT, Inverse Layout Tree）